Cypress nvSRAM manual

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24

Ir para a página of

Bom manual de uso

As regras impõem ao revendedor a obrigação de fornecer ao comprador o manual com o produto Cypress nvSRAM. A falta de manual ou informações incorretas fornecidas ao consumidor são a base de uma queixa por não conformidade do produto com o contrato. De acordo com a lei, pode anexar o manual em uma outra forma de que em papel, o que é frequentemente utilizado, anexando uma forma gráfica ou manual electrónicoCypress nvSRAM vídeos instrutivos para os usuários. A condição é uma forma legível e compreensível.

O que é a instrução?

A palavra vem do latim "Instructio" ou instruir. Portanto, no manual Cypress nvSRAM você pode encontrar uma descrição das fases do processo. O objetivo do manual é instruir, facilitar o arranque, a utilização do equipamento ou a execução de determinadas tarefas. O manual é uma coleção de informações sobre o objeto / serviço, um guia.

Infelizmente, pequenos usuários tomam o tempo para ler o manual Cypress nvSRAM, e um bom manual não só permite conhecer uma série de funcionalidades adicionais do dispositivo, mas evita a formação da maioria das falhas.

Então, o que deve conter o manual perfeito?

Primeiro, o manual Cypress nvSRAM deve conte:
- dados técnicos do dispositivo Cypress nvSRAM
- nome do fabricante e ano de fabricação do dispositivo Cypress nvSRAM
- instruções de utilização, regulação e manutenção do dispositivo Cypress nvSRAM
- sinais de segurança e certificados que comprovam a conformidade com as normas pertinentes

Por que você não ler manuais?

Normalmente, isso é devido à falta de tempo e à certeza quanto à funcionalidade específica do dispositivo adquirido. Infelizmente, a mesma ligação e o arranque Cypress nvSRAM não são suficientes. O manual contém uma série de orientações sobre funcionalidades específicas, a segurança, os métodos de manutenção (mesmo sobre produtos que devem ser usados), possíveis defeitos Cypress nvSRAM e formas de resolver problemas comuns durante o uso. No final, no manual podemos encontrar as coordenadas do serviço Cypress na ausência da eficácia das soluções propostas. Atualmente, muito apreciados são manuais na forma de animações interessantes e vídeos de instrução que de uma forma melhor do que o o folheto falam ao usuário. Este tipo de manual é a chance que o usuário percorrer todo o vídeo instrutivo, sem ignorar especificações e descrições técnicas complicadas Cypress nvSRAM, como para a versão papel.

Por que ler manuais?

Primeiro de tudo, contem a resposta sobre a construção, as possibilidades do dispositivo Cypress nvSRAM, uso dos acessórios individuais e uma gama de informações para desfrutar plenamente todos os recursos e facilidades.

Após a compra bem sucedida de um equipamento / dispositivo, é bom ter um momento para se familiarizar com cada parte do manual Cypress nvSRAM. Atualmente, são cuidadosamente preparados e traduzidos para sejam não só compreensíveis para os usuários, mas para cumprir a sua função básica de informação

Índice do manual

  • Página 1

    PRELIMINARY CY14B102L, CY14B102N 2 Mbit (256K x 8/128K x 16) nvSRAM Cypress Semiconductor Corpora tion • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document #: 001-45754 Rev . *B Revised November 10, 2008 Features ■ 20 ns, 25 ns, and 45 ns Access Times ■ Internally organized as 256K x 8 (CY14B102L) or 128K x 16 (CY14B102[...]

  • Página 2

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 2 of 24 Pinout s Figure 1. Pin Diagram - 48 FBG A Figure 2. Pin Diag ram - 44 Pin TSOP II 48-FBGA (not to scale) Top View (x8) 48-FBGA (not to scale) Top View (x16) WE V CC A 11 A 10 V CAP A 6 A 0 A 3 CE NC NC DQ0 A 4 A 5 NC DQ2 DQ3 NC V SS A 9 A 8 OE V SS A 7 NC NC NC A 17 A 2 A [...]

  • Página 3

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 3 of 24 Figure 3. Pin Diagram - 54 Pi n TSOP II (x16) Pin Definitions Pin Name IO T ype Description A 0 – A 17 Input Address Inputs Used to Select one of the 262,144 bytes of the nvSRAM for x8 Co nfiguration . A 0 – A 16 Address Inputs Used to Select one of the 131,072 words o[...]

  • Página 4

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 4 of 24 Device Operation The CY14B102L/CY1 4B102N nvSRAM is made up of two functional components paired in the same physical cell. They are an SRAM memory cell and a nonvola tile QuantumTrap cell. The SRAM memory cell operates as a standard fast static RAM. Data in the SRAM is tra[...]

  • Página 5

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 5 of 24 completion of the STORE operation, the CY14B102L/CY14B102N remains disab led until the HSB pin returns HIGH. Lea ve the HSB unconnected if it is not used. Hardware RECALL (Power Up) During power up or after any low power condition (V CC <V SWITCH ), an internal RECALL r[...]

  • Página 6

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 6 of 24 Preventing AutoStore The AutoS t ore function is disabled by initiating an AutoS tore disable sequence. A sequence of read ope rations is performed in a manner similar to the software STORE initiation. T o initiate the AutoS tore disa ble sequence, the followi ng sequence [...]

  • Página 7

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 7 of 24 Maximum Ratin gs Exceeding maximum ratings may impair the useful life of the device. These user guid elines are not tested. S torage T emperature .......... ....................... –65 ° C to +150 ° C Maximum Accumulated Storage T ime ............At 150 ° C Ambient T [...]

  • Página 8

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 8 of 24 AC T est Conditions Input Pulse Levels ......... ............... .............. .............. 0V to 3V Input Rise and Fall T imes (10% - 90%)...... .............. .... < 3 ns Input and Output T iming Reference Levels . ............... .... 1.5V Dat a Retention and Endu[...]

  • Página 9

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 9 of 24 AC Switching Characteristics Parameters Description 20 ns 25 ns 45 ns Unit Cypress Parameters Alt Parameters Min Max Min Ma x Min Max SRAM Read Cycle t ACE t ACS Chip Enable Access Time 20 25 45 ns t RC [15] t RC Read Cycle T ime 20 25 45 ns t AA [16] t AA Address Access T[...]

  • Página 10

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 10 of 24 Figure 7. SRAM Read Cycl e #2: CE and OE Controlled [3, 15, 19] Figure 8. SRAM Write Cycle #1: WE Controlled [3, 18, 19, 20] $GGUHVV9D OLG $G GUH VV 'DWD2XWSXW 2XWS XW 'DWD9D OL G 6W DQGE $FWL YH +L JK ,P S HG DQ FH &( 2( %+(%/ ( , &am[...]

  • Página 11

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 1 1 of 24 Figure 9. SRAM Write Cycle #2: CE Controlled [3 , 18, 19, 20] Figure 10. SRAM Write Cycle #3: BHE and BLE Controlled [3, 18, 19, 20] 'D WD  2XW SX W 'DWD,QSXW ,QSXW 'D WD9DO LG +L JK ,P SH G DQ FH $GGUHVV9 DOLG $GGUHV V W :& W 6'[...]

  • Página 12

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 12 of 24 AutoStore/Power Up RECALL Parameters Descrip tion 20 ns 25 ns 45 ns Unit Min Max Min Max Min Max t HRECALL [21] Power Up RECALL Duration 20 20 20 ms t STORE [22] ST ORE Cycle Duration 8 8 8 m s t DELA Y [23] Time Allowed to Complete SRAM Cycle 20 25 25 ns V SWITCH Low V o[...]

  • Página 13

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 13 of 24 Sof tware Controlled STORE/RECALL Cycle In the following table, the so ftware c o ntrolled STORE/RECALL cycle p arameters are listed. [26, 27] Parameters Description 20 ns 25 ns 45 ns Unit Min Max Min Max Min Max t RC STORE/RECALL Initiation Cycle T ime 20 25 45 ns t SA A[...]

  • Página 14

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 14 of 24 Hardware STORE Cycle Parameters Descrip tion 20 ns 25 ns 45 ns Unit Min Max Min Max Min Max t DHSB HSB T o Outp ut Active Time when write latch not set 20 25 25 ns t PHSB Hardware STORE Pulse Wid t h 15 15 15 ns t SS [28, 29] Soft Sequence Proc essing T ime 100 1 00 100 ?[...]

  • Página 15

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 15 of 24 T ruth T able For SRAM Operations HSB should remain HIGH for SRAM Operations. For x8 Configuration CE WE OE Inputs/Outputs [2 ] Mode Power H X X High Z Deselect/Power down S tandby L H L Data Out (DQ 0 –DQ 7 ); Read Active L H H High Z Output Disabled Active L L X Data [...]

  • Página 16

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 16 of 24 Ordering Information Speed (ns) Ordering Code Package Diagram Package T yp e Operating Range 20 CY14B102L-ZS20XCT 51-85087 44-pin TSOP II Commercial CY14B102L-ZS20XIT 51-85087 44-pin TSOP II Industrial CY14B102L-ZS20XI 51-85087 44-pin TSOP II CY14B102L-ZS20XA T 51-85087 4[...]

  • Página 17

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 17 of 24 25 CY14B102L-ZS25XCT 51-85087 44-pin TSOP II Commercial CY14B102L-ZS25XIT 51-85087 44-p in TSOP II Industrial CY14B102L-ZS25XI 51-85087 44-pin TSOP II CY14B102L-ZS25XA T 51-85087 44-p in TSOP II Automotive CY14B102N-BA25XCT 51-85128 48-ball FBGA Commercial CY14B102L-BA25X[...]

  • Página 18

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 18 of 24 45 CY14B102L-ZS45XCT 51-85087 44-pin TSOP II Commercial CY14B102L-ZS45XIT 51-85087 44-p in TSOP II Industrial CY14B102L-ZS45XI 51-85087 44-pin TSOP II CY14B102L-ZS45XA T 51-85087 44-p in TSOP II Automotive CY14B102L-BA45XCT 51-85128 48-b all FBGA Commercial CY14B102L-BA45[...]

  • Página 19

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 19 of 24 Part Numbering Nomenclature Option: T - T ape & Reel Blank - S td. S peed: 20 - 20ns 45 - 45 ns Data Bus : L - x8 N - x16 Density: 102 - 2 Mb V oltage: B - 3.0V Cypress CY 14 B 102 L - ZS P 20 X C T NVSRAM 14 - Auto Store + Software Store + Hardware Store T em perat u[...]

  • Página 20

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 20 of 24 Package Diagrams Figure 16. 44-Pin TSOP II (51-85087) MAX MIN. DIMENSION IN MM (INCH) 11.938 (0.470) PLANE SEATING PIN 1 I.D. 44 1 18.517 (0.729) 0.800 BSC 0° -5° 0.400(0.016) 0.300 (0.012) EJECTOR PIN R G O K E A X S 11.735 (0.462) 10.058 (0.396) 10.262 (0.404) 1.194 ([...]

  • Página 21

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 21 of 24 Figure 17. 48 -Ball FBGA - 6 mm x 10 m m x 1.2 mm (51 -85128) Package Diagrams (continued) A 1 A1 CORNER 0.75 0.75 Ø0.30±0.05(48X) Ø0.25 M C A B Ø0.05 M C B A 0.15(4X) 0.21±0.05 1.20 MAX C SEATING PLANE 0.53±0.05 0.25 C 0.15 C A1 CORNER TOP VIEW BOTTOM VIEW 2 3 4 3.[...]

  • Página 22

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 22 of 24 Figure 18. 54-Pin TSOP II (51-85160) Package Diagrams (continued) 51-85160 -** [+] Feedback[...]

  • Página 23

    PRELIMINARY CY14B102L, CY14B102N Document #: 001-45754 Rev . *B Page 23 of 24 Document History Page Document Title: CY14B102L/CY14B102N 2 Mbit (256K x 8/128K x 16) nvSRAM Document Number: 001-45754 Rev . ECN No. Submission Date Orig. of Change Description of Change ** 2470086 GVCH New Data Sheet *A 2522209 GVCH/AESA 06/27/2008 Added Automo tive tem[...]

  • Página 24

    Document #: 001-45754 Rev . *B Revised November 10, 2008 Page 24 of 24 AutoS tore and QuantumT rap are registe red trademarks of Simtek Co rporation. All product s and company name s mentioned in this doc ument are the tr ademarks of thei r respective hol ders. PRELIMINARY CY14B102L, CY14B102N © Cypress Semiconducto r Corporatio n, 2008. The infor[...]