Русский dropdown-ico

Cypress CY7C1170V18 инструкция обслуживания

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27

Идти на страницу of

Похожие руководства по эксплуатации

Хорошее руководство по эксплуатации

Законодательство обязывает продавца передать покупателю, вместе с товаром, руководство по эксплуатации Cypress CY7C1170V18. Отсутствие инструкции либо неправильная информация, переданная потребителю, составляют основание для рекламации в связи с несоответствием устройства с договором. В законодательстве допускается предоставлении руководства в другой, чем бумажная форме, что, в последнее время, часто используется, предоставляя графическую или электронную форму инструкции Cypress CY7C1170V18 или обучающее видео для пользователей. Условием остается четкая и понятная форма.

Что такое руководство?

Слово происходит от латинского "instructio", тоесть привести в порядок. Следовательно в инструкции Cypress CY7C1170V18 можно найти описание этапов поведения. Цель инструкции заключается в облегчении запуска, использования оборудования либо выполнения определенной деятельности. Инструкция является набором информации о предмете/услуге, подсказкой.

К сожалению немного пользователей находит время для чтения инструкций Cypress CY7C1170V18, и хорошая инструкция позволяет не только узнать ряд дополнительных функций приобретенного устройства, но и позволяет избежать возникновения большинства поломок.

Из чего должно состоять идеальное руководство по эксплуатации?

Прежде всего в инструкции Cypress CY7C1170V18 должна находится:
- информация относительно технических данных устройства Cypress CY7C1170V18
- название производителя и год производства оборудования Cypress CY7C1170V18
- правила обслуживания, настройки и ухода за оборудованием Cypress CY7C1170V18
- знаки безопасности и сертификаты, подтверждающие соответствие стандартам

Почему мы не читаем инструкций?

Как правило из-за нехватки времени и уверенности в отдельных функциональностях приобретенных устройств. К сожалению само подсоединение и запуск Cypress CY7C1170V18 это слишком мало. Инструкция заключает ряд отдельных указаний, касающихся функциональности, принципов безопасности, способов ухода (даже то, какие средства стоит использовать), возможных поломок Cypress CY7C1170V18 и способов решения проблем, возникающих во время использования. И наконец то, в инструкции можно найти адресные данные сайта Cypress, в случае отсутствия эффективности предлагаемых решений. Сейчас очень большой популярностью пользуются инструкции в форме интересных анимаций или видео материалов, которое лучше, чем брошюра воспринимаются пользователем. Такой вид инструкции позволяет пользователю просмотреть весь фильм, не пропуская спецификацию и сложные технические описания Cypress CY7C1170V18, как это часто бывает в случае бумажной версии.

Почему стоит читать инструкции?

Прежде всего здесь мы найдем ответы касательно конструкции, возможностей устройства Cypress CY7C1170V18, использования отдельных аксессуаров и ряд информации, позволяющей вполне использовать все функции и упрощения.

После удачной покупки оборудования/устройства стоит посвятить несколько минут для ознакомления с каждой частью инструкции Cypress CY7C1170V18. Сейчас их старательно готовят или переводят, чтобы они были не только понятными для пользователя, но и чтобы выполняли свою основную информационно-поддерживающую функцию.

Содержание руководства

  • Страница 1

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 18-Mbit DDR-II+ SRAM 2-W ord Burst Architecture (2.5 Cycle Read Latency) Cypress Semiconductor Corpora tion • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document Number: 001-06620 Rev . *D Revised March 06, 2008 Features ■ 18 Mbit density (2M x 8, 2M x 9, 1M x 18, 512K [...]

  • Страница 2

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 2 of 27 Logic Block Diagram (CY7C1 166V18) Logic Block Diagram (CY7C1 177V18) CLK A (19:0) Gen. K K Control Logic Address Register Read Add. Decode Read Data Reg. R/W DQ [7:0] Output Logic Reg. Reg. Reg. 8 8 16 8 NWS [1:0] V REF Write Add. Decode 8 8 LD C[...]

  • Страница 3

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 3 of 27 Logic Block Diagram (CY7C1 168V18) Logic Block Diagram (CY7C1 170V18) CLK A (18:0) Gen. K K Control Logic Address Register Read Add. Decode Read Data Reg. R/W DQ [17:0] Output Logic Reg. Reg. Reg. 18 18 36 18 BWS [1:0] V REF Write Add. Decode 18 1[...]

  • Страница 4

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 4 of 27 Pin Configurations CY7C1 166V18 (2M x 8 ) 165-Ball FBGA (13 x 15 x 1.4 mm) Pinout 23 4 567 1 A B C D E F G H J K L M N P R A CQ NC NC NC NC DOFF NC NC/72M A NWS 1 K R/W NC/144M NC NC NC NC NC TDO NC NC NC NC NC NC TCK NC NC A NC/288M K NWS 0 V SS [...]

  • Страница 5

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 5 of 27 Pin Configurations (continued) CY7C1 168V18 (1M x 18) 165-Ball FBGA (13 x 15 x 1.4 mm) Pinout 23 4 567 1 A B C D E F G H J K L M N P R A CQ NC NC NC NC DOFF NC NC/72M A BWS 1 K R/W NC/144M DQ9 NC NC NC NC TDO NC NC NC NC NC NC TCK NC NC A NC/288M [...]

  • Страница 6

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 6 of 27 Pin Definitions Pin Name IO Pin Description DQ [x:0] Input Output- Synchronous Data Input Output Signal s . Inputs are sampled on the rising edge of K an d K clocks during valid write operations. These pi ns drive out the request ed data when a re[...]

  • Страница 7

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 7 of 27 ZQ Input Output Im pedance Matching I nput . This input is used to tune the device output s to the system data bus impedance. CQ, CQ, and Q [x:0] output impedance are set to 0.2 x RQ, where RQ i s a resistor connected between ZQ and ground. Altern[...]

  • Страница 8

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 8 of 27 Functional Overview The CY7C1 166V18, CY7C1 1 77V18, CY7C1 168V18, and CY7C1 170V18 are syn chronous pipelined Burst SRAMs equipped with a DDR inte rface. Accesses are initiate d on the rising edge o f the positive inp ut clock (K). All synchronou[...]

  • Страница 9

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 9 of 27 echo clock and follows the ti ming of any data pin. This signal i s asserted half a cycle befo re valid data arrives. DLL These chips use a Delay Lock Loop (DLL) that is designed to function between 120 MHz and the speci fied maximum clock frequen[...]

  • Страница 10

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 10 of 27 Write Cycle Descriptions The write cycle descriptions of CY7C 1 166V18 and CY7C1 168V18 follows. [2, 8] BWS 0 / NWS 0 BWS 1 / NWS 1 K K Comments L L L–H – During the Data portion of a write sequence : CY7C1 166V18 − both nibbles (D [7:0] ) [...]

  • Страница 11

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 1 1 of 27 The write cycle descriptions of CY7C1 170V18 follows. [2, 8] BWS 0 BWS 1 BWS 2 BWS 3 K K Comments LLLL L - H – D u r i n g t h e d a t a p o r t i o n o f a w r i t e s e q u e n c e , a l l f o u r b y t e s ( D [35:0] ) are written into the [...]

  • Страница 12

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 12 of 27 IEEE 1 149.1 Serial Boundary Scan (JT AG) These SRAMs incorporate a serial boundary scan test access port (T AP) in the FBGA package. This part is fully comp liant with IEEE S t andard #1 149. 1-2001. The T AP operates using JEDEC standard 1.8V I[...]

  • Страница 13

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 13 of 27 IDCODE The IDCODE instruction causes a vendor-specific 32-bit code to be loaded into the instruction register . It also places the instruction register b etween th e TDI an d TDO p ins an d enable s the IDCODE to be shifted out of the device whe [...]

  • Страница 14

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 14 of 27 T AP Controller St ate Diagram Figure 2 shows the tap controller state diagram. [9] Figure 2. T ap Co ntroller St ate Diagram TEST -LOGIC RESET TEST -LOGIC/ IDLE SELECT DR-SCAN CAPTURE-DR SHIFT -DR EXIT1-DR P AUSE-DR EXIT2-DR UPDA TE-DR SELECT IR[...]

  • Страница 15

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 15 of 27 T AP Controller Blo ck Diagram Figure 3. T a p Controller Block Diagram T AP Electrical Characteristics The T ap Electrical Characteristics table over the operating range follows. [10, 1 1, 12] Parameter Descriptio n T est Conditions Min Max Unit[...]

  • Страница 16

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 16 of 27 T AP AC Switchi ng Characteristics The T ap AC Switching Characteristi cs over the operatin g range follows. [13, 14] Parameter Descriptio n Min Max Unit t TCYC TCK Clock Cycle T ime 50 ns t TF TCK Clock Frequency 20 MHz t TH TCK Clock HIGH 20 ns[...]

  • Страница 17

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 17 of 27 Identification Regi ster Definitions Instruction Field Va l u e Description CY7C1 166V18 CY7C1 177V18 CY7C1 168V18 CY7C 1 170V18 Revision Number (31:29) 000 000 000 000 V ersion number . Cypress Device ID (28:12) 1 10101 1 1000000101 1 10101 1 10[...]

  • Страница 18

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 18 of 27 Boundary Scan Order Bit # Bump ID Bit # Bump ID Bit # Bump ID Bit # Bump ID 0 6R 27 1 1H 54 7B 81 3G 1 6 P 28 10G 55 6B 82 2G 26 N 2 9 9 G 5 6 6 A 8 3 1 J 3 7 P 30 1 1F 57 5B 84 2J 4 7N 31 1 1G 58 5A 85 3K 57 R 3 2 9 F 5 9 4 A 8 6 3 J 6 8R 33 10F[...]

  • Страница 19

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 19 of 27 Power Up Sequence in DDR-II+ SRAM DDR-II+ SRAMs must be powered up and initialize d in a predefined manner to prevent undefined opera tions. During power up, when the DOFF is tie d HIGH, the DLL gets locked after 2048 cycles of stable clock. Powe[...]

  • Страница 20

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 20 of 27 Maximum Ratin gs Exceeding maximum ratings may shorten the useful life of the device. User gui d el i ne s are not tested. S torage T emperature ............. .............. ..... –65°C to + 150°C Ambient T emperature with Powe r Applied . ?[...]

  • Страница 21

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 21 of 27 Cap acit ance T ested initially and after any design or proc ess change that may affect these parameters. Parameter Descriptio n T est Conditions Max Unit C IN Input Capacitance T A = 25 ° C, f = 1 MHz, V DD = 1.8V V DDQ = 1.5V 5p F C CLK Clock [...]

  • Страница 22

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 22 of 27 Switching Characteristics Over the operating range [20, 21] Cypress Parameter Consortium Parameter Description 400 MHz 375 MHz 333 MHz 300 MHz Unit Min Max Min Max Min Max Min Max t POWER V DD (T ypical) to the first Access [22] 1–1–1–1– [...]

  • Страница 23

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 23 of 27 Switching W aveform Read/Write /Deselect Sequence Figure 7. W aveform for 2.5 Cycle Read La tenc y [28, 29] 1 2 3 4 5 6 7 89 10 READ READ NOP WRITE WRITE t NOP 11 LD R/W A t KH t KL t CYC t HC t SA t HA DON’ T CARE UNDEFINED SC A0 A1 A2 A3 A4 C[...]

  • Страница 24

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 24 of 27 Ordering Information Not all of the speed, package and temperature ranges are a v ailable. Contact your local sales representative or visit www .cypress.com for actual p roducts offered. Speed (MHz) Ordering Co de Package Diagram Package T y pe O[...]

  • Страница 25

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 25 of 27 333 CY7C1 166V18 -333BZC 51-85180 165 -Ball Fi ne Pitch Ball Grid Array (13 x 15 x 1.4 mm) Commercial CY7C1 177V18-333BZC CY7C1 168V18-333BZC CY7C1 170V18-333BZC CY7C1 166V18-333BZXC 51-85180 165-Ball Fine Pitch Ball Grid Array (13 x 15 x 1.4 mm)[...]

  • Страница 26

    CY7C1 166V18, CY7C1 177V18 CY7C1 168V18, CY7C1 170V18 Document Number: 001-06620 Rev . *D Page 26 of 27 Package Diagram Figure 8. 165-Ball FBGA (13 x 15 x 1.4 mm), 51-8 5180 A 1 PIN 1 CORNER 15.00±0.10 13.00±0.10 7.00 1.00 Ø0.50 (165X) Ø0.25 M C A B Ø0.05 M C B A 0.15(4X) 0.35±0.06 SEATING PLANE 0.53±0.05 0.25 C 0.15 C PIN 1 CORNER TOP VIEW [...]

  • Страница 27

    Document Number: 001-06620 Rev . *D Revised March 06, 2008 Page 27 of 27 QDR™ is a trademark of Cypress Semicond uctor Corp. QDR RAMs and Quad Data Rate RAMs comprise a new family of prod ucts developed by Cypress, IDT , NEC, Renesas, and Samsung. All product an d c ompany names me ntioned in t his document ar e the trade marks of th eir respecti[...]