Cypress Semiconductor NoBL CY7C1471V25 инструкция обслуживания

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32

Идти на страницу of

Хорошее руководство по эксплуатации

Законодательство обязывает продавца передать покупателю, вместе с товаром, руководство по эксплуатации Cypress Semiconductor NoBL CY7C1471V25. Отсутствие инструкции либо неправильная информация, переданная потребителю, составляют основание для рекламации в связи с несоответствием устройства с договором. В законодательстве допускается предоставлении руководства в другой, чем бумажная форме, что, в последнее время, часто используется, предоставляя графическую или электронную форму инструкции Cypress Semiconductor NoBL CY7C1471V25 или обучающее видео для пользователей. Условием остается четкая и понятная форма.

Что такое руководство?

Слово происходит от латинского "instructio", тоесть привести в порядок. Следовательно в инструкции Cypress Semiconductor NoBL CY7C1471V25 можно найти описание этапов поведения. Цель инструкции заключается в облегчении запуска, использования оборудования либо выполнения определенной деятельности. Инструкция является набором информации о предмете/услуге, подсказкой.

К сожалению немного пользователей находит время для чтения инструкций Cypress Semiconductor NoBL CY7C1471V25, и хорошая инструкция позволяет не только узнать ряд дополнительных функций приобретенного устройства, но и позволяет избежать возникновения большинства поломок.

Из чего должно состоять идеальное руководство по эксплуатации?

Прежде всего в инструкции Cypress Semiconductor NoBL CY7C1471V25 должна находится:
- информация относительно технических данных устройства Cypress Semiconductor NoBL CY7C1471V25
- название производителя и год производства оборудования Cypress Semiconductor NoBL CY7C1471V25
- правила обслуживания, настройки и ухода за оборудованием Cypress Semiconductor NoBL CY7C1471V25
- знаки безопасности и сертификаты, подтверждающие соответствие стандартам

Почему мы не читаем инструкций?

Как правило из-за нехватки времени и уверенности в отдельных функциональностях приобретенных устройств. К сожалению само подсоединение и запуск Cypress Semiconductor NoBL CY7C1471V25 это слишком мало. Инструкция заключает ряд отдельных указаний, касающихся функциональности, принципов безопасности, способов ухода (даже то, какие средства стоит использовать), возможных поломок Cypress Semiconductor NoBL CY7C1471V25 и способов решения проблем, возникающих во время использования. И наконец то, в инструкции можно найти адресные данные сайта Cypress Semiconductor, в случае отсутствия эффективности предлагаемых решений. Сейчас очень большой популярностью пользуются инструкции в форме интересных анимаций или видео материалов, которое лучше, чем брошюра воспринимаются пользователем. Такой вид инструкции позволяет пользователю просмотреть весь фильм, не пропуская спецификацию и сложные технические описания Cypress Semiconductor NoBL CY7C1471V25, как это часто бывает в случае бумажной версии.

Почему стоит читать инструкции?

Прежде всего здесь мы найдем ответы касательно конструкции, возможностей устройства Cypress Semiconductor NoBL CY7C1471V25, использования отдельных аксессуаров и ряд информации, позволяющей вполне использовать все функции и упрощения.

После удачной покупки оборудования/устройства стоит посвятить несколько минут для ознакомления с каждой частью инструкции Cypress Semiconductor NoBL CY7C1471V25. Сейчас их старательно готовят или переводят, чтобы они были не только понятными для пользователя, но и чтобы выполняли свою основную информационно-поддерживающую функцию.

Содержание руководства

  • Страница 1

    72-Mbit (2M x 36/4M x 18/1M x 72) Flow-Through SRAM with NoBL™ Architecture CY7C1471V25 CY7C1473V25 CY7C1475V25 Cypress Semiconductor Corpora tion • 198 Champion Court • San J ose , CA 95134-1709 • 408-943-2600 Document #: 38-05287 Rev . *I Revised July 04, 2007 Features • No Bus Latency™ (NoBL™) architecture eliminates dead cycles be[...]

  • Страница 2

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 2 of 32 Logic Block Diagram – CY7C1471V25 (2 M x 36) Logic Block Diagram – CY7C1473V25 (4 M x 18) C MODE BW A BW B WE CE1 CE2 CE3 OE READ LOGIC DQs DQP A DQP B DQP C DQP D MEMORY ARRAY E INPUT REGISTER BW C BW D ADDRESS REGISTER WRITE REGISTRY AND DATA COHERENCY CONTROL LOGI[...]

  • Страница 3

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 3 of 32 Logic Block Diagram – CY7C1475V25 (1 M x 72) A0, A1, A C MODE CE1 CE2 CE3 OE READ LOGIC DQ s DQ Pa DQ Pb DQ Pc DQ Pd DQ Pe DQ Pf DQ Pg DQ Ph D A T A S T E E R I N G O U T P U T B U F F E R S MEMORY ARRAY E E INPUT REGISTER 0 ADDRESS REGISTER 0 WRITE ADDRESS REGISTER 1 [...]

  • Страница 4

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 4 of 32 Pin Configurations 100-Pin TQFP Pinout A A A A A1 A0 NC/288M NC/144M V SS V DD A A A A A A DQP B DQ B DQ B V DDQ V SS DQ B DQ B DQ B DQ B V SS V DDQ DQ B DQ B V SS NC V DD DQ A DQ A V DDQ V SS DQ A DQ A DQ A DQ A V SS V DDQ DQ A DQ A DQP A DQP C DQ C DQ C V DDQ V SS DQ C[...]

  • Страница 5

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 5 of 32 Pin Configurations (continued) 100-Pin TQFP Pinout A A A A A1 A0 NC/288M NC/144M V SS V DD A A A A A A A NC NC V DDQ V SS NC DQP A DQ A DQ A V SS V DDQ DQ A DQ A V SS NC V DD DQ A DQ A V DDQ V SS DQ A DQ A NC NC V SS V DDQ NC NC NC NC NC NC V DDQ V SS NC NC DQ B DQ B V S[...]

  • Страница 6

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 6 of 32 Pin Configurations (continued) 165-Ball FBGA (15 x 17 x 1.4 mm) Pinout CY7C1471V25 (2M x 36) 234 567 1 A B C D E F G H J K L M N P R TDO NC/576M NC/1G DQP C DQ C DQP D NC DQ D CE 1 BW B CE 3 BW C CEN A CE2 DQ C DQ D DQ D MODE NC DQ C DQ C DQ D DQ D DQ D A V DDQ BW D BW A[...]

  • Страница 7

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 7 of 32 Pin Configurations (continued) A B C D E F G H J K L M N P R T U V W 1 2 34 5 6 78 9 1 1 10 DQg DQg DQg DQg DQg DQg DQg DQg DQc DQc DQc DQc NC DQPg DQh DQh DQh DQh DQd DQd DQd DQd DQPd DQPc DQc DQc DQc DQc NC DQh DQh DQh DQh DQPh DQd DQd DQd DQd DQb DQb DQb DQb DQb DQb D[...]

  • Страница 8

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 8 of 32 Pin Definitions Name IO Description A 0 , A 1 , A Input- Synchronous Address Inpu ts used to select one of the address lo cations . Sampled at the rising edge of the CLK. A [1:0] are fed to the two-bit burst counter . BW A , BW B , BW C , BW D , BW E , BW F , BW G , BW H[...]

  • Страница 9

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 9 of 32 Functional Overview The CY7C1471V25, CY7 C1473V25, and CY7C1475 V25 are synchronous fl ow through burst SRAMs designed sp ecifically to eliminate wait states during write-read transitions. All synchronous inp uts pass through input registers controlled by the rising edge[...]

  • Страница 10

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 10 of 32 Because the CY7C1471V 25, CY7C1 473V25, and CY7C1475V25 are common IO devices, data must not be driven into the device while the outputs are active. Th e OE can be deasserted HIGH before pr esenting data to the DQs and DQP X inputs. This tri-states the output dri vers. [...]

  • Страница 11

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 1 1 of 32 T ruth T able The truth table for CY7C1471V25, CY7C1473V25, an d CY7C1475V25 follows. [2, 3, 4, 5, 6, 7, 8] Operation Address Used CE 1 CE 2 CE 3 ZZ ADV/LD WE BW X OE CEN CLK DQ Deselect Cycle None H X X L L X X X L L->H T ri-S tate Deselect Cycle None X X H L L X X[...]

  • Страница 12

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 12 of 32 T ruth T able for Read/W rite The read-write truth table for CY7C1471V25 follows. [2, 3, 9] Function WE BW A BW B BW C BW D Read H X X X X W r i t e N o b y t e s w r i t t e n L HHHH Wri t e B yt e A – (D Q A and DQP A ) L L HHH Write Byte B – (DQ B and DQP B )L H [...]

  • Страница 13

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 13 of 32 IEEE 1 149.1 Serial Boundary Scan (JT AG) The CY7C1471V25, CY7C1473V2 5, and CY7C1475V25 and incorporate a serial bo undary scan test access p ort (T AP). This port operates in accordance with IEEE S tandard 1 1 49.1-1990 but does not have the set of function s required[...]

  • Страница 14

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 14 of 32 TA P R e g i s t e r s Registers are connected betwe en the TDI and TDO ball s and enable data to be scanned into and out of the SRAM test circuitry . Only one registe r can be selected at a time thro ugh the instruction register . Data is serially loaded into the TDI b[...]

  • Страница 15

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 15 of 32 signal while in tran sition (metastable state). This does not harm the device, but there i s no guarantee as to the value that is captured. Repeatable results may not be possible. T o guarantee that the boundary scan registe r captures the correct value of a signal, the[...]

  • Страница 16

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 16 of 32 T AP AC Switching Characteristics Over the Operatin g Range [10, 1 1] Parameter Description Min Max Unit Clock t TCYC TCK Clock Cycle T ime 50 ns t TF TCK Clock Frequency 20 MHz t TH TCK Clock HIGH T ime 20 ns t TL TCK Clock LOW Time 20 ns Output Times t TDOV TCK Clock [...]

  • Страница 17

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 17 of 32 1.8V T AP AC T est Conditions Input pulse levels ............... ........ .............. 0.2V to V DDQ – 0.2 Input rise and fall time ........ ... ........ ........... .............. ......... 1 ns Input timing referenc e levels ............... .............. ........[...]

  • Страница 18

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 18 of 32 Scan Register Sizes Register Name Bit Size (x36) Bit Size (x18) Bit Size (x72) Instruction 3 3 3 Bypass 1 1 1 ID 32 32 32 Boundary Scan Order – 165 FBGA 71 52 - Boundary Scan Order – 209 BGA - - 1 10 Identification Codes Instruction Code Description EXTEST 000 Captu[...]

  • Страница 19

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 19 of 32 Boundary Scan Exit Order (2M x 36) Bit # 165-Ball ID Bit # 165-Ball ID Bit # 165-Ball ID Bit # 165-Ball ID 1C 1 2 1 R 3 4 1 J 1 1 6 1 B 7 2 D1 22 P2 42 K 10 62 B6 3 E 1 23 R4 43 J10 63 A6 4D 2 2 4 P 6 4 4 H 1 1 6 4 B 5 5E 2 2 5 R 6 4 5 G 1 1 6 5 A 5 6F 1 2 6 R 8 4 6F 1 [...]

  • Страница 20

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 20 of 32 Boundary Scan Exit Order (1M x 72) Bit # 209-Ball ID Bit # 209-Ball ID Bit # 209-Ball ID Bit # 209-Ball ID 1 A1 29 T1 57 U10 85 B1 1 2A 2 3 0 T 2 5 8T 1 1 8 6 B 1 0 3B 1 3 1 U 1 5 9 T 1 0 8 7 A 1 1 4B 2 3 2 U 2 6 0 R 1 1 8 8 A 1 0 5 C 1 33 V1 61 R10 89 A7 6C 2 3 4 V 2 6[...]

  • Страница 21

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 21 of 32 Maximum Ratings Exceeding maximum rati ngs may impair the useful life of the device. These user guid elines are not tested. S torage T emperature .. ................. .............. –65 ° C to +150 ° C Ambient T emperature with Power Applied .............. .........[...]

  • Страница 22

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 22 of 32 Cap acit ance T ested initially and after any design or proc ess change that may affect these parameters. Parameter Descr iption T est C onditions 100 TQFP Max. 165 FBGA Max. 209 FBGA Max. Unit C ADDRESS Address Input Capacit ance T A = 25 ° C, f = 1 MHz, V DD = 2.5V V[...]

  • Страница 23

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 23 of 32 Switching Characteristics Over the Operating Range. Timing reference level is 1.25V when V DDQ = 2.5V and is 0.9V when V DDQ = 1.8V . T est conditions shown in (a) of “AC T est Loads and W aveforms” on page 22 unless otherwise note d. Parameter Description 133 MHz 1[...]

  • Страница 24

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 24 of 32 Switching W aveforms Figure 1 shows read-write timing waveform. [19, 20, 21] Figure 1. Read/Write T iming WR I T E D(A 1) 123456789 CLK t CY C t CL t CH 10 CE t CE H t CE S WE CE N t C ENH t CE N S BW X AD V/ L D t AH t AS AD D RE S S A1 A2 A3 A4 A5 A6 A7 t DH t DS DQ C[...]

  • Страница 25

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 25 of 32 Figure 2 shows NOP , ST ALL and DESELECT Cycles waveform. [19, 20, 22] Figure 2. NOP , ST ALL and DESELECT Cycles Switching W aveforms (continued) READ Q(A3) 456 789 1 0 A3 A4 A5 D(A4) 123 CLK CE WE CEN BW [A:D] ADV/LD ADDRESS DQ C OMMAND WRITE D(A4) STALL WRITE D(A1) R[...]

  • Страница 26

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 26 of 32 Figure 3 shows ZZ Mode timing waveform. [23, 24] Figure 3. ZZ Mode Timing Switching W aveforms (continued) t ZZ I SUPPLY CLK ZZ t ZZR E C AL L I NP U TS ( e xce p t ZZ) DO N’T CA R E I DDZ Z t ZZI t RZ Z I Ou t p ut s ( Q) Hig h- Z DES ELEC T or REA D O nly Notes 23. [...]

  • Страница 27

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 27 of 32 Ordering Information Not all of the speed, package and temper ature ranges are avail able. Please cont act your local sales representative or visit www .cypress.com for actual products of fered. Speed (MHz) Ordering Code Package Diagram Part and Package T ype Operating [...]

  • Страница 28

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 28 of 32 Package Diagrams Figure 4. 100-Pin Thin Plastic Quad Flatpack (14 x 20 x 1.4 mm), 51-85050 NOTE: 1. JEDEC STD REF MS-026 2. BODY LENGTH DIMENSION DOES NOT INCLUDE MOLD PROTRUSION/END FLASH MOLD PROTRUSION/END FLASH SHALL NOT EXCEED 0.0098 in (0.25 mm) PER SIDE 3. DIMENS[...]

  • Страница 29

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 29 of 32 Figure 5. 165-Ball FBGA (15 x 17 x 1.4 mm), 51-85165 Package Diagrams (continued) A 1 PIN 1 CORNER 17.00±0.10 15.00±0.10 7.00 1.00 Ø0.45±0.05(165X) Ø0.25 M C A B Ø0.05 M C B A 0.15(4X) 0.35 1.40 MAX. SEATING PLANE 0.53±0.05 0.25 C 0.15 C PIN 1 CORNER TOP VIEW BOT[...]

  • Страница 30

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 30 of 32 © Cypress Semico nductor Corpor ation, 2002- 2007. The inform ation contai ned herein is sub ject to change wi thout notice. Cypr ess S emiconduct or Corporation a ssumes no responsi bility for the use of any circuitr y other than circui try embodied in a Cy press prod[...]

  • Страница 31

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 31 of 32 Document History Page Document Title: CY7C1471V25/CY7C1473V 25/CY7C1475V25, 72-Mb it (2M x 36/4M x 18/1 M x 72) Flow-Throug h SRAM with NoBL™ Architecture Document Number: 38-05287 REV . ECN NO. Issue Date Orig. of Change Description of Change ** 1 14674 08/06/02 PKS [...]

  • Страница 32

    CY7C1471V25 CY7C1473V25 CY7C1475V25 Document #: 38-05287 Rev . *I Page 32 of 32 *H 472335 See ECN VKN Correcte d the typo in the pin configurati on for 209-Ball FBGA pinout (Corrected the ba ll name for H9 to V SS from V SSQ ). Added the Maximum Rating for Supply V oltage on V DDQ Relative to GND. Changed t TH , t TL from 25 ns to 20 ns a nd t TDOV[...]