Cypress CY7C1470BV25 manual

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29

Ir para a página of

Bom manual de uso

As regras impõem ao revendedor a obrigação de fornecer ao comprador o manual com o produto Cypress CY7C1470BV25. A falta de manual ou informações incorretas fornecidas ao consumidor são a base de uma queixa por não conformidade do produto com o contrato. De acordo com a lei, pode anexar o manual em uma outra forma de que em papel, o que é frequentemente utilizado, anexando uma forma gráfica ou manual electrónicoCypress CY7C1470BV25 vídeos instrutivos para os usuários. A condição é uma forma legível e compreensível.

O que é a instrução?

A palavra vem do latim "Instructio" ou instruir. Portanto, no manual Cypress CY7C1470BV25 você pode encontrar uma descrição das fases do processo. O objetivo do manual é instruir, facilitar o arranque, a utilização do equipamento ou a execução de determinadas tarefas. O manual é uma coleção de informações sobre o objeto / serviço, um guia.

Infelizmente, pequenos usuários tomam o tempo para ler o manual Cypress CY7C1470BV25, e um bom manual não só permite conhecer uma série de funcionalidades adicionais do dispositivo, mas evita a formação da maioria das falhas.

Então, o que deve conter o manual perfeito?

Primeiro, o manual Cypress CY7C1470BV25 deve conte:
- dados técnicos do dispositivo Cypress CY7C1470BV25
- nome do fabricante e ano de fabricação do dispositivo Cypress CY7C1470BV25
- instruções de utilização, regulação e manutenção do dispositivo Cypress CY7C1470BV25
- sinais de segurança e certificados que comprovam a conformidade com as normas pertinentes

Por que você não ler manuais?

Normalmente, isso é devido à falta de tempo e à certeza quanto à funcionalidade específica do dispositivo adquirido. Infelizmente, a mesma ligação e o arranque Cypress CY7C1470BV25 não são suficientes. O manual contém uma série de orientações sobre funcionalidades específicas, a segurança, os métodos de manutenção (mesmo sobre produtos que devem ser usados), possíveis defeitos Cypress CY7C1470BV25 e formas de resolver problemas comuns durante o uso. No final, no manual podemos encontrar as coordenadas do serviço Cypress na ausência da eficácia das soluções propostas. Atualmente, muito apreciados são manuais na forma de animações interessantes e vídeos de instrução que de uma forma melhor do que o o folheto falam ao usuário. Este tipo de manual é a chance que o usuário percorrer todo o vídeo instrutivo, sem ignorar especificações e descrições técnicas complicadas Cypress CY7C1470BV25, como para a versão papel.

Por que ler manuais?

Primeiro de tudo, contem a resposta sobre a construção, as possibilidades do dispositivo Cypress CY7C1470BV25, uso dos acessórios individuais e uma gama de informações para desfrutar plenamente todos os recursos e facilidades.

Após a compra bem sucedida de um equipamento / dispositivo, é bom ter um momento para se familiarizar com cada parte do manual Cypress CY7C1470BV25. Atualmente, são cuidadosamente preparados e traduzidos para sejam não só compreensíveis para os usuários, mas para cumprir a sua função básica de informação

Índice do manual

  • Página 1

    72-Mbit (2M x 36/4M x 18/1M x 72) Pipelined SRAM with NoBL™ Architecture CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Cypress Semiconductor Corpora tion • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document #: 001-15032 Rev . *D Revised February 29, 2008 Features ■ Pin-compatible and functionally equivale nt to ZBT ™ ■ Su[...]

  • Página 2

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 2 of 29 Logic Block Diagram – CY7C1470BV25 (2M x 36) Logic Block Diagram – CY7C1472BV25 (4M x 18) A0, A1, A C MODE BW a BW b WE CE1 CE2 CE3 OE READ LOGIC DQ s DQ P a DQ P b DQ P c DQ P d D A T A S T E E R I N G O U T P U T B U F F E R S MEMORY ARRAY E E INPUT REGISTER 0[...]

  • Página 3

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 3 of 29 Logic Block Diagram – CY7C1474BV25 (1M x 72) A0, A1, A C MODE CE1 CE2 CE3 OE READ LOGIC DQ s DQ P a DQ P b DQ P c DQ P d DQ P e DQ P f DQ P g DQ P h D A T A S T E E R I N G O U T P U T B U F F E R S MEMORY ARRAY E E INPUT REGISTER 0 ADDRESS REGISTER 0 WRITE ADDRES[...]

  • Página 4

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 4 of 29 Pin Configurations A A A A A 1 A 0 V SS V DD A A A A A A V DDQ V SS DQb DQb DQb V SS V DDQ DQb DQb V SS NC V DD DQa DQa V DDQ V SS DQa DQa V SS V DDQ V DDQ V SS DQc DQc V SS V DDQ DQc V DD V SS DQd DQd V DDQ V SS DQd DQd DQd V SS V DDQ A A CE 1 CE 2 BW a CE 3 V DD V[...]

  • Página 5

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 5 of 29 Pin Configurations (continued) 165-Ball FBGA (15 x 17 x 1.4 mm ) Pinout CY7C1470BV25 (2M x 36) CY7C1472BV25 (4M x 18) 234 56 7 1 A B C D E F G H J K L M N P R TDO NC/576M NC/1G DQP c DQ c DQP d NC DQ d A CE 1 BW b CE 3 BW c CEN A CE2 DQ c DQ d DQ d MODE NC DQ c DQ c[...]

  • Página 6

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 6 of 29 Pin Configurations (continued) CY7C1474BV25 (1M × 72) 209-Ball FBGA (14 x 22 x 1.76 mm) Pi nout A B C D E F G H J K L M N P R T U V W 12 3 4 5 67 8 9 1 1 10 DQg DQg DQg DQg DQg DQg DQg DQg DQc DQc DQc DQc NC DQPg DQh DQh DQh DQh DQd DQd DQd DQd DQPd DQPc DQc DQc DQ[...]

  • Página 7

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 7 of 29 T able 1. Pin Definitions Pin Name IO T ype Pin Description A0 A1 A Input- Synchronous Address In puts Used to Select One of the Address Locations . Sampled at the rising edge of the CLK. BW a BW b BW c BW d BW e BW f BW g BW h Input- Synchronous Byte Write Select I[...]

  • Página 8

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 8 of 29 Functional Overview The CY7C1470BV25, CY7C1472BV25 , and CY7C1474BV25 are synchronous-pipel ined Burst NoBL SRAMs designed specif- ically to eliminate wait states during read or w rite transitions. All synchronous inputs pass through input registers controlled by th[...]

  • Página 9

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 9 of 29 access (read, write, or deselect) is latched into the Address Register (provided the ap propriate control signals are asserted). On the next clock rise the data presented to DQ and DQP (DQ a,b,c,d /DQP a,b,c,d for CY7C1470BV25, DQ a,b /DQP a,b for CY7C1472BV25, DQ a[...]

  • Página 10

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 10 of 29 T a ble 4. T ruth T able The truth table for CY7C1470BV25, CY7C1472BV25, and CY7C1474 BV25 follows. [1, 2, 3, 4, 5, 6, 7] Operation Address Used CE ZZ ADV/LD WE BW x OE CEN CLK DQ Deselect Cycle None H L L X X X L L-H T ri-St ate Continue Deselect Cycle None X L H [...]

  • Página 11

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 1 1 of 29 T able 5. Partial Write Cycle Description The partial write cycle description for CY7C1470 BV25, CY7C1472BV25, and CY7 C1474BV25 follows. [1, 2, 3, 8] Function (CY7C1470BV25) WE BW d BW c BW b BW a Read H X X X X Write – No bytes written L H H H H Write Byte a ?[...]

  • Página 12

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 12 of 29 IEEE 1 149.1 Serial Boun dary Scan (JT AG) The CY7C1470BV25, CY7C1472BV25 , and CY7C1474BV25 incorporates a serial boundary sca n test access port (T AP). This port operates in accordance with IEEE S tandard 1 149.1-1990 but does not have the set of functions requ [...]

  • Página 13

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 13 of 29 Instruction Register Three-bit instructions can be serially loa ded into the instruction register . Thi s register is loaded when it is placed b etween the TDI and TDO balls as shown i n the “T AP Controller Block Diagram” on page 12 . During power up, the inst[...]

  • Página 14

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 14 of 29 possible to capture all o ther signals and simply ig nore the value of the CLK captured in the boundary scan register . After the data is captured, it is possible to shift out the data by putting the T AP into the Shif t-DR state. This places the boundary scan regi[...]

  • Página 15

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 15 of 29 T AP AC Switching Characteristics Over the Operating Range [9, 10] Parameter Descrip tion Min Max Unit Clock t TCYC TCK Clock Cycle T ime 50 ns t TF TCK Clock Frequency 20 MHz t TH TCK Clock HIGH time 20 ns t TL TCK Clock LOW time 20 ns Output T imes t TDOV TCK Clo[...]

  • Página 16

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 16 of 29 2.5V T AP AC T est Conditions Input pulse levels .................... .............. ........... .... V SS to 2.5V Input rise and fall time ............... ...................... ................ 1 ns Input timing reference levels........... .............. ........[...]

  • Página 17

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 17 of 29 T able 8. Iden tification Codes Instruction Code Description EXTEST 000 Captures IO ring contents. Places the boundary scan register between TDI and TDO. Forces all SRAM outputs to High-Z state. This instruction is n ot 1 149.1-compl iant. IDCODE 001 Loads the ID r[...]

  • Página 18

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 18 of 29 Boundary Scan Exit Order (4M x 18) Bit # 165-Ball ID Bit # 165-Ball ID Bit # 165-Ball ID Bit # 165 -B all ID 1 D 21 4 R 42 7 L 1 0 4 0 B 1 0 2 E 21 5 P 62 8 K 1 0 4 1 A 8 3F 2 1 6 R 6 2 9 J 1 0 4 2 B 8 4G 2 1 7 R 8 3 0 H 1 1 4 3 A 7 5J 1 1 8 P 3 3 1 G 1 1 4 4 B 7 6[...]

  • Página 19

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 19 of 29 Maximum Ratings Exceeding maximum ratin gs may impair the useful life o f the device. These user guidelines are not teste d. S torage T emperature ........................... ...... –65°C to +150°C Ambient T emperatur e with Power Applied ......................[...]

  • Página 20

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 20 of 29 I SB3 Automatic CE Power Down Current—CMOS Inputs Max. V DD , Device Deselected, V IN ≤ 0.3V or V IN > V DDQ − 0.3V , f = f MAX = 1/t CYC 4.0-ns cycle, 250 MHz 200 mA 5.0-ns cycle, 200 MHz 200 mA 6.0-ns cycle, 167 MHz 200 mA I SB4 Automatic CE Power Down C[...]

  • Página 21

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 21 of 29 Switching Characteristics Over the Operating R ange. Timing reference is 1.25V when V DDQ = 2.5V . T est conditions shown in (a) of “AC T est Loads and W aveforms” on page 20 unless otherwise noted. Parameter Descript ion –250 –200 –167 Unit Min Max Min M[...]

  • Página 22

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 22 of 29 Switching W aveforms Figure 6 shows read-write timing waveform. [19, 20, 21] Figure 6. Read/W rite Timing WRITE D(A1) 123 456789 CLK t CYC t CL t CH 10 CE t CEH t CES WE CEN t CENH t CENS BW x ADV/LD t AH t AS ADDRESS A1 A2 A3 A4 A5 A6 A7 t DH t DS Data I n-Out (DQ[...]

  • Página 23

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 23 of 29 Figure 7 shows NOP , ST ALL and D ESELECT Cycles waveform. [19, 20, 22] Figure 7. NOP , ST ALL and DESELECT Cycles Figure 8 shows ZZ Mode timing wavefo rm. [23, 24] Figure 8. ZZ Mode Timing Switching W aveforms (continued) READ Q(A3) 456 789 1 0 CLK CE WE CEN BWx A[...]

  • Página 24

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 24 of 29 Ordering Information Not all of the speed, package and temperatur e ranges are available. Please contact y our local sales represe ntative or visit www .cypress.com for actual products offered. Spe ed (MHz) Ordering C ode Package Diagram Part and Package T ype Oper[...]

  • Página 25

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 25 of 29 250 CY7C1470BV25-250AXC 51-85 050 100-pin Thin Quad Flat Pack (1 4 x 20 x 1.4 mm) Pb-Free Commercial CY7C1472BV25-250AXC CY7C1470BV25-250BZC 51-85165 165-ball Fin e-Pitch Ball Grid Array (15 x 17 x 1.4 mm) CY7C1472BV25-250BZC CY7C1470BV25-250BZXC 51-85165 165-ball [...]

  • Página 26

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 26 of 29 Package Diagrams Figure 9. 100-Pin Thin Plastic Qu ad Flatpack (14 x 20 x 1.4 mm), 51-85050 NOTE: 1. JEDEC STD REF MS-026 2. BODY LENGTH DIMENSION DOES NOT INCLUDE MOLD PROTRUSION/END FLASH MOLD PROTRUSION/END FLASH SHALL NOT EXCEED 0.0098 in (0.25 mm) PER SIDE 3. [...]

  • Página 27

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 27 of 29 Figure 10. 165-Ball F BGA (15 x 17 x 1 .4 mm), 51-85165 Package Diagrams (continued) A 1 PIN 1 CORNER 17.00±0.10 15.00±0.10 7.00 1.00 Ø0.45±0.05(165X) Ø0.25 M C A B Ø0.05 M C B A 0.15(4X) 0.35 1.40 MAX. SEATING PLANE 0.53±0.05 0.25 C 0.15 C PIN 1 CORNER TOP [...]

  • Página 28

    CY7C1470BV25 CY7C1472BV25, CY7C1474BV25 Document #: 001-15032 Rev . *D Page 28 of 29 Figure 1 1. 209-Ball FBGA (14 x 22 x 1.76 mm), 51-85167 Package Diagrams (continued) 51-85167-* * [+] Feedback[...]

  • Página 29

    Document #: 001-15032 Rev . *D Re vised February 29, 2008 Page 29 of 29 NoBL and No Bu s Latency are trademar ks of Cypress Semicondu ctor Co rporation. ZBT is a trademark of Integrat ed Device T echn ology , Inc. All products and company names me ntioned in this document may be the tr ademarks of their respe ctive hold er s. CY7C1470BV25 CY7C1472B[...]