Cypress Semiconductor CY7C1416AV18 manual

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31

Ir a la página of

Buen manual de instrucciones

Las leyes obligan al vendedor a entregarle al comprador, junto con el producto, el manual de instrucciones Cypress Semiconductor CY7C1416AV18. La falta del manual o facilitar información incorrecta al consumidor constituyen una base de reclamación por no estar de acuerdo el producto con el contrato. Según la ley, está permitido adjuntar un manual de otra forma que no sea en papel, lo cual últimamente es bastante común y los fabricantes nos facilitan un manual gráfico, su versión electrónica Cypress Semiconductor CY7C1416AV18 o vídeos de instrucciones para usuarios. La condición es que tenga una forma legible y entendible.

¿Qué es un manual de instrucciones?

El nombre proviene de la palabra latina “instructio”, es decir, ordenar. Por lo tanto, en un manual Cypress Semiconductor CY7C1416AV18 se puede encontrar la descripción de las etapas de actuación. El propósito de un manual es enseñar, facilitar el encendido o el uso de un dispositivo o la realización de acciones concretas. Un manual de instrucciones también es una fuente de información acerca de un objeto o un servicio, es una pista.

Desafortunadamente pocos usuarios destinan su tiempo a leer manuales Cypress Semiconductor CY7C1416AV18, sin embargo, un buen manual nos permite, no solo conocer una cantidad de funcionalidades adicionales del dispositivo comprado, sino también evitar la mayoría de fallos.

Entonces, ¿qué debe contener el manual de instrucciones perfecto?

Sobre todo, un manual de instrucciones Cypress Semiconductor CY7C1416AV18 debe contener:
- información acerca de las especificaciones técnicas del dispositivo Cypress Semiconductor CY7C1416AV18
- nombre de fabricante y año de fabricación del dispositivo Cypress Semiconductor CY7C1416AV18
- condiciones de uso, configuración y mantenimiento del dispositivo Cypress Semiconductor CY7C1416AV18
- marcas de seguridad y certificados que confirmen su concordancia con determinadas normativas

¿Por qué no leemos los manuales de instrucciones?

Normalmente es por la falta de tiempo y seguridad acerca de las funcionalidades determinadas de los dispositivos comprados. Desafortunadamente la conexión y el encendido de Cypress Semiconductor CY7C1416AV18 no es suficiente. El manual de instrucciones siempre contiene una serie de indicaciones acerca de determinadas funcionalidades, normas de seguridad, consejos de mantenimiento (incluso qué productos usar), fallos eventuales de Cypress Semiconductor CY7C1416AV18 y maneras de solucionar los problemas que puedan ocurrir durante su uso. Al final, en un manual se pueden encontrar los detalles de servicio técnico Cypress Semiconductor en caso de que las soluciones propuestas no hayan funcionado. Actualmente gozan de éxito manuales de instrucciones en forma de animaciones interesantes o vídeo manuales que llegan al usuario mucho mejor que en forma de un folleto. Este tipo de manual ayuda a que el usuario vea el vídeo entero sin saltarse las especificaciones y las descripciones técnicas complicadas de Cypress Semiconductor CY7C1416AV18, como se suele hacer teniendo una versión en papel.

¿Por qué vale la pena leer los manuales de instrucciones?

Sobre todo es en ellos donde encontraremos las respuestas acerca de la construcción, las posibilidades del dispositivo Cypress Semiconductor CY7C1416AV18, el uso de determinados accesorios y una serie de informaciones que permiten aprovechar completamente sus funciones y comodidades.

Tras una compra exitosa de un equipo o un dispositivo, vale la pena dedicar un momento para familiarizarse con cada parte del manual Cypress Semiconductor CY7C1416AV18. Actualmente se preparan y traducen con dedicación, para que no solo sean comprensibles para los usuarios, sino que también cumplan su función básica de información y ayuda.

Índice de manuales de instrucciones

  • Página 1

    36-Mbit DDR-II SRAM 2-W ord Burst Architecture CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Cypress Semiconductor Corpora tion • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document Number: 38-05616 Rev . *F Revised January 29, 2009 Features ■ 36-Mbit density (4M x 8, 4M x 9, 2M x 18, 1M x 36) ■ 300 MHz clock[...]

  • Página 2

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 2 of 31 Logic Block Diagram (CY7C1416A V18) Logic Block Diagram (CY7C1427A V18) Wri te Reg Wri te Reg CLK A (20:0) Gen. K K Control Logic Address Register Read Add. Decode Read Data Reg. R/W Output Logic Reg. Reg. Reg. 8 16 8 NWS [1:0] V REF Write Add.[...]

  • Página 3

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 3 of 31 Logic Block Diagram (CY7C1418A V18) Logic Block Diagram (CY7C1420A V18) Wri te Reg Writ e Reg CLK A (20:0) Gen. K K Control Logic Address Register Read Add. Decode Read Data Reg. R/W Output Logic Reg. Reg. Reg. 18 36 18 BWS [1:0] V REF Write Ad[...]

  • Página 4

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 4 of 31 Pin Configuration The pin configuration for CY7C1416A V18, CY7C1427 A V18, CY7C1418A V18, and CY7C1 420A V18 follow . [1] 165-Ball FBGA (15 x 17 x 1 .4 mm) Pinout CY7C1416A V18 (4M x 8) 123456789 10 11 A CQ NC/72M A R/W NWS 1 K NC/144M LD AA C [...]

  • Página 5

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 5 of 31 CY7C1418A V18 (2M x 18) 123456789 10 11 A CQ NC/72M A R/W BWS 1 K NC/14 4M LD AA C Q B NC DQ9 NC A NC/288M K BWS 0 AN C N C D Q 8 C NC NC NC V SS AA 0A V SS NC DQ7 NC D NC NC DQ10 V SS V SS V SS V SS V SS NC NC NC E NC NC DQ1 1 V DDQ V SS V SS [...]

  • Página 6

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 6 of 31 Pin Definitions Pin Name IO Pin Descripti on DQ [x:0] Input Output- Synchronous Dat a Input Output S ignals . Inputs are sampled on the rising edge of K and K clocks during valid write operations. These pins dri ve out t he requested data durin[...]

  • Página 7

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 7 of 31 CQ Output Clock CQ Referenced with Respect to C . This is a free-running clock and is synchronized to the input clock for output data (C) of the DDR-II. In the single clock mode, CQ is generated wi th respect to K. The timing for the echo clock[...]

  • Página 8

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 8 of 31 Functional Overview The CY7C1416A V18, CY7C142 7A V18, CY7C1418A V18, and CY7C1420A V18 are synchronous pipel ined Burst SRAMs equipped with a DDR interface. Accesses are initiated on the ri sing edge of the positive input clock (K). All synchr[...]

  • Página 9

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 9 of 31 Depth Exp ansion Depth expansion requires replicating the LD control signal for each bank. All other co ntrol signals can be common between banks as appropriate. Programmable Impedan ce An external resistor , RQ, must be connected between the Z[...]

  • Página 10

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 10 of 31 T ruth T able The truth table for the CY7C1416A V18, CY7C1427A V18, CY7C1418 A V18, and CY7C1420A V18 follows. [2, 3, 4, 5, 6, 7] Operation K LD R/W DQ DQ Write Cycle: Load address; wait one cycle; input write data on consecutive K and K risin[...]

  • Página 11

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 1 1 of 31 Write Cycle Descriptions The write cycle description tabl e for CY7C1427A V18 follows. [2, 8] BWS 0 K K Comments L L–H – During the Data portion of a write sequence, the single byte (D [8:0] ) is written int o the de vi ce . L – L–H D[...]

  • Página 12

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 12 of 31 IEEE 1 149.1 Serial Boundary Scan (JT AG) These SRAMs incorporate a serial boundary scan T est Access Port (T AP) in the FBGA p ackage. This part is fully comp liant with IEEE S tandard #1 149.1 -1900. The T AP operates using JEDEC standard 1.[...]

  • Página 13

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 13 of 31 IDCODE The IDCODE instruction loads a vendor-specific, 32-bi t code into the instruction re gister . It a lso places the instruction register between the TDI and TDO pins and shifts the IDCODE out of the device when the T AP controller enters [...]

  • Página 14

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 14 of 31 T AP Controller St ate Diag ram The state diagram for the T AP controller follows. [9] TEST -LOGIC RESET TEST -LOGIC / IDLE SELECT DR-SCAN CAPTURE-DR SHIFT -DR EXIT1-DR P AUSE-DR EXIT2-DR UPDA TE-DR 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 1 0 1 0 0 0 1 [...]

  • Página 15

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 15 of 31 T AP Controller Block Diagram T AP Electrical Characteristics Over the Operating Range [10, 1 1, 12] Parameter Description T est Conditions Min Max Unit V OH1 Output HIGH V oltage I OH = − 2.0 mA 1.4 V V OH2 Output HIGH V oltage I OH = − 1[...]

  • Página 16

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 16 of 31 T AP AC Switching Characteristics Over the Operating Range [13, 14] Parameter Description Min Max Unit t TCYC TCK Clock Cycle Time 50 ns t TF TCK Clock Frequency 20 MHz t TH TCK Clock HIGH 20 ns t TL TCK Clock LOW 20 ns Setup Times t TMSS TMS [...]

  • Página 17

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 17 of 31 Identification R egi ster Definitions Instruction Field Va l u e Descriptio n CY7C1416A V18 CY7C1427A V1 8 CY7C1418A V18 CY7C1420A V18 Revision Numb er (31:29) 000 000 000 000 V ersion numbe r . Cypress Device ID (28:12) 1 1 0101000100001 1 1 [...]

  • Página 18

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 18 of 31 Boundary Scan Order Bit # Bump ID Bit # Bump ID Bit # Bump ID Bit # Bum p ID 0 6R 28 10G 56 6A 84 1J 1 6 P2 9 9 G 5 7 5 B8 5 2 J 2 6N 30 1 1F 58 5A 86 3K 3 7P 31 1 1G 59 4A 87 3J 4 7 N3 2 9 F 6 0 5 C8 8 2 K 5 7R 33 10F 61 4B 89 1K 6 8R 34 1 1E[...]

  • Página 19

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 19 of 31 Power Up Sequence in DDR-II SRAM DDR-II SRAMs must be power ed up and initialized in a predefined manner to prevent unde fined operations. Power Up Sequence ■ Apply power and drive DO FF either HIGH or LOW (All other inputs can be HIGH or LO[...]

  • Página 20

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 20 of 31 Maximum Ratings Exceeding maximum ratin gs may impair the useful life o f the device. These user guidelines are not teste d. S torage T emperature ................ ................ . –65°C to +150°C Ambient T empe rat ure with Power App li[...]

  • Página 21

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 21 of 31 I DD [19] V DD Operating Supply V DD = Max, I OUT = 0 mA, f = f MAX = 1/t CYC 200MHz (x8) 600 mA (x9) 600 (x18) 620 (x36) 675 167MHz (x8) 500 mA (x9) 500 (x18) 525 (x36) 570 I SB1 Automatic Power down Current Max V DD , Both Ports Deselected, [...]

  • Página 22

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 22 of 31 Cap acit ance T ested initially and after any design or process change that may affect these parameters. Parameter Description T est Conditions Max Unit C IN Input Capacitance T A = 25 ° C, f = 1 MHz, V DD = 1.8V , V DDQ = 1.5V 5 pF C CLK Clo[...]

  • Página 23

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 23 of 31 Switching Characteristics Over the Operating Range [20, 21] Cypress Parame- ter Consor- tium Pa- rameter Description 300 MHz 278 MHz 250 MHz 200 MHz 167 MHz Unit Min Max Min Max Min Max Min Max Min Max t POWER V DD (T ypical) to the First Acce[...]

  • Página 24

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 24 of 31 Output T imes t CO t CHQV C/C Clock Rise (or K/K in single clock mode) to Data V a lid – 0.45 – 0.45 – 0.45 – 0.45 – 0.50 ns t DOH t CHQX Data Output Hold af ter Output C/C Clock Rise (Active to Active) –0.4 5 – –0.4 5 –– 0[...]

  • Página 25

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 25 of 31 Switching W aveforms Figure 5. Read/Write/Deselect Sequence [2 6, 27, 28 ] READ READ READ NOP NOP WRITE WRITE NOP 1 23 4 56 7 8 9 1 0 Q40 t KHCH t CO t t HC t t HA t SD t HD t KHCH t SD t HD DON’ T CARE UNDEFINED t CLZ t DOH t CHZ SC t KH t [...]

  • Página 26

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 26 of 31 Ordering Information Not all of the speed, package and temperature ranges are ava ilable. Please contact your local sales representative or visit www .cypress.com for actual products offered. Spee d (MHz) Ordering Code Package Diagram Package [...]

  • Página 27

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 27 of 31 250 CY7C1416A V18-250BZC 51-85195 1 65-Ball Fine Pitch Ball Grid Array (15 x 17 x 1.4 mm) Commercial CY7C1427A V18-250BZC CY7C1418A V18-250BZC CY7C1420A V18-250BZC CY7C1416A V18-250BZXC 5 1-85195 165-Ball Fine Pi tch Ball Grid Array (15 x 17 x[...]

  • Página 28

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 28 of 31 167 CY7C1416A V18-167BZC 51-85195 1 65-Ball Fine Pitch Ball Grid Array (15 x 17 x 1.4 mm) Commercial CY7C1427A V18-167BZC CY7C1418A V18-167BZC CY7C1420A V18-167BZC CY7C1416A V18-167BZXC 5 1-85195 165-Ball Fine Pi tch Ball Grid Array (15 x 17 x[...]

  • Página 29

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 29 of 31 Package Diagram Figure 6. 165-ball FBGA (15 x 17 x 1.4 mm), 51-8 5195 !  0).#/2.%2 ¼ ¼   ?[...]

  • Página 30

    CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, CY7C1420A V18 Document Number: 38-05616 Rev . *F Page 30 of 31 Document History Page Document Title: CY7C1416A V18, CY7C1427A V18, CY7C1418A V18, CY7C1420A V18, 36-Mbit DDR-II SRAM 2-Word Burst Architecture Document Number: 38-05616 Rev . ECN Oirg. Of Change Submission Date Desc ription Of Change ** 24733[...]

  • Página 31

    Document Number: 38-05616 Rev . *F Revised January 29, 2009 Page 31 of 31 DDR RAMs and QDR RAMs comprise a new fam ily of products develope d by Cypress, Hitachi, IDT , Micron, NEC, a nd Samsung. All p rodu ct and company names mentione d in this document are the trademarks of the ir respective holders. CY7C1416A V18, CY7C1427A V18 CY7C1418A V18, C[...]