Deutsch dropdown-ico

Cypress CY7C1471BV33 Bedienungsanleitung

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32

Zur Seite of

Ähnliche Gebrauchsanleitungen

Richtige Gebrauchsanleitung

Die Vorschriften verpflichten den Verkäufer zur Übertragung der Gebrauchsanleitung Cypress CY7C1471BV33 an den Erwerber, zusammen mit der Ware. Eine fehlende Anleitung oder falsche Informationen, die dem Verbraucher übertragen werden, bilden eine Grundlage für eine Reklamation aufgrund Unstimmigkeit des Geräts mit dem Vertrag. Rechtsmäßig lässt man das Anfügen einer Gebrauchsanleitung in anderer Form als Papierform zu, was letztens sehr oft genutzt wird, indem man eine grafische oder elektronische Anleitung von Cypress CY7C1471BV33, sowie Anleitungsvideos für Nutzer beifügt. Die Bedingung ist, dass ihre Form leserlich und verständlich ist.

Was ist eine Gebrauchsanleitung?

Das Wort kommt vom lateinischen „instructio”, d.h. ordnen. Demnach kann man in der Anleitung Cypress CY7C1471BV33 die Beschreibung der Etappen der Vorgehensweisen finden. Das Ziel der Anleitung ist die Belehrung, Vereinfachung des Starts, der Nutzung des Geräts oder auch der Ausführung bestimmter Tätigkeiten. Die Anleitung ist eine Sammlung von Informationen über ein Gegenstand/eine Dienstleistung, ein Hinweis.

Leider widmen nicht viele Nutzer ihre Zeit der Gebrauchsanleitung Cypress CY7C1471BV33. Eine gute Gebrauchsanleitung erlaubt nicht nur eine Reihe zusätzlicher Funktionen des gekauften Geräts kennenzulernen, sondern hilft dabei viele Fehler zu vermeiden.

Was sollte also eine ideale Gebrauchsanleitung beinhalten?

Die Gebrauchsanleitung Cypress CY7C1471BV33 sollte vor allem folgendes enthalten:
- Informationen über technische Daten des Geräts Cypress CY7C1471BV33
- Den Namen des Produzenten und das Produktionsjahr des Geräts Cypress CY7C1471BV33
- Grundsätze der Bedienung, Regulierung und Wartung des Geräts Cypress CY7C1471BV33
- Sicherheitszeichen und Zertifikate, die die Übereinstimmung mit entsprechenden Normen bestätigen

Warum lesen wir keine Gebrauchsanleitungen?

Der Grund dafür ist die fehlende Zeit und die Sicherheit, was die bestimmten Funktionen der gekauften Geräte angeht. Leider ist das Anschließen und Starten von Cypress CY7C1471BV33 zu wenig. Eine Anleitung beinhaltet eine Reihe von Hinweisen bezüglich bestimmter Funktionen, Sicherheitsgrundsätze, Wartungsarten (sogar das, welche Mittel man benutzen sollte), eventueller Fehler von Cypress CY7C1471BV33 und Lösungsarten für Probleme, die während der Nutzung auftreten könnten. Immerhin kann man in der Gebrauchsanleitung die Kontaktnummer zum Service Cypress finden, wenn die vorgeschlagenen Lösungen nicht wirksam sind. Aktuell erfreuen sich Anleitungen in Form von interessanten Animationen oder Videoanleitungen an Popularität, die den Nutzer besser ansprechen als eine Broschüre. Diese Art von Anleitung gibt garantiert, dass der Nutzer sich das ganze Video anschaut, ohne die spezifizierten und komplizierten technischen Beschreibungen von Cypress CY7C1471BV33 zu überspringen, wie es bei der Papierform passiert.

Warum sollte man Gebrauchsanleitungen lesen?

In der Gebrauchsanleitung finden wir vor allem die Antwort über den Bau sowie die Möglichkeiten des Geräts Cypress CY7C1471BV33, über die Nutzung bestimmter Accessoires und eine Reihe von Informationen, die erlauben, jegliche Funktionen und Bequemlichkeiten zu nutzen.

Nach dem gelungenen Kauf des Geräts, sollte man einige Zeit für das Kennenlernen jedes Teils der Anleitung von Cypress CY7C1471BV33 widmen. Aktuell sind sie genau vorbereitet oder übersetzt, damit sie nicht nur verständlich für die Nutzer sind, aber auch ihre grundliegende Hilfs-Informations-Funktion erfüllen.

Inhaltsverzeichnis der Gebrauchsanleitungen

  • Seite 1

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 72-Mbit (2M x 36/4M x 18/1M x 72) Flow-Through SRAM with NoBL™ Architecture Cypress Semiconductor Corpora tion • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document #: 001-15029 Rev . *B Revised Marc h 05, 2008 Features ■ No Bus Latency™ (NoBL™) arch itecture eliminates dead cy[...]

  • Seite 2

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 2 of 32 Logic Block Diagram – CY7C1471BV33 (2M x 36) Logic Block Diagram – CY7C1473BV33 (4M x 18) C MODE BW A BW B WE CE1 CE2 CE3 OE READ LOGIC DQs DQP A DQP B DQP C DQP D MEMORY ARRAY E INPUT REGISTER BW C BW D ADDRESS REGISTER WRITE REGISTRY AND DATA COHERENCY CONTROL[...]

  • Seite 3

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 3 of 32 Logic Block Diagram – CY7C1475BV33 (1M x 72) A0, A1, A C MODE CE1 CE2 CE3 OE READ LOGIC DQ s DQ Pa DQ Pb DQ Pc DQ Pd DQ Pe DQ Pf DQ Pg DQ Ph D A T A S T E E R I N G O U T P U T B U F F E R S MEMORY ARRAY E E INPUT REGISTER 0 ADDRESS REGISTER 0 WRITE ADDRESS REGIST[...]

  • Seite 4

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 4 of 32 Pin Configuration A A A A A1 A0 NC/288M NC/144M V SS V DD A A A A A A DQP B DQ B DQ B V DDQ V SS DQ B DQ B DQ B DQ B V SS V DDQ DQ B DQ B V SS NC V DD DQ A DQ A V DDQ V SS DQ A DQ A DQ A DQ A V SS V DDQ DQ A DQ A DQP A DQP C DQ C DQ C V DDQ V SS DQ C DQ C DQ C DQ C [...]

  • Seite 5

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 5 of 32 Pin Configuration (continued) A A A A A1 A0 NC/288M NC/144M V SS V DD A A A A A A A NC NC V DDQ V SS NC DQP A DQ A DQ A V SS V DDQ DQ A DQ A V SS NC V DD DQ A DQ A V DDQ V SS DQ A DQ A NC NC V SS V DDQ NC NC NC NC NC NC V DDQ V SS NC NC DQ B DQ B V SS V DDQ DQ B DQ [...]

  • Seite 6

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 6 of 32 Pin Configuration (continued) 165-Ball FBGA (15 x 17 x 1.4 mm) Pinout CY7C1471BV33 (2M x 36) CY7C1473BV33 (4M x 18) 234 56 7 1 A B C D E F G H J K L M N P R TDO NC/576M NC/1G DQP C DQ C DQP D NC DQ D CE 1 BW B CE 3 BW C CEN A CE2 DQ C DQ D DQ D MODE NC DQ C DQ C DQ [...]

  • Seite 7

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 7 of 32 Pin Configuration (continued) CY7C1475BV33 (1M × 72) A B C D E F G H J K L M N P R T U V W 12 3 4 567 8 9 1 1 10 DQg DQg DQg DQg DQg DQg DQg DQg DQc DQc DQc DQc NC DQPg DQh DQh DQh DQh DQd DQd DQd DQd DQPd DQPc DQc DQc DQc DQc NC DQh DQh DQh DQh DQPh DQd DQd DQd DQ[...]

  • Seite 8

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 8 of 32 Pin Definitions Name IO Description A 0 , A 1 , A Input- Synchronous Address In put s used to select one of the Address Location s . Sampled at the rising edge of the CLK. A [1:0] is fed to the two-bit burst counter . BW A , BW B , BW C , BW D , BW E , BW F , BW G ,[...]

  • Seite 9

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 9 of 32 Functional Overview The CY7C1471BV33, CY7C1473BV3 3, and CY7C1475BV33 are synchronous flow throug h burst SRAMs designed specifically to eliminate wa it st ates during write-read transitions. All synchronous inputs pass through input registe rs controlled by the ris[...]

  • Seite 10

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 10 of 32 Single W rite Accesses Write accesses are initiated when the follow ing conditio ns are satisfied at clock rise: (1) CEN is asserted LOW , (2) CE 1 , CE 2 , and CE 3 are all asserted active, and (3) WE is asserted LOW . The address presented to the address bus is l[...]

  • Seite 11

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 1 1 of 32 The truth table for CY7C1471BV33, CY7C1473BV33, and CY7C1475BV33 foll ows. [1, 2, 3, 4, 5, 6, 7] T ruth T able Operation Address Used CE 1 CE 2 CE 3 ZZ ADV/LD WE BW X OE CEN CLK DQ Deselect Cycle None H X X L L X X X L L->H T ri-S tate Deselect Cycle None X X H[...]

  • Seite 12

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 12 of 32 The read/write truth table for CY7C1471BV33 follows. [1, 2, 8] T ruth T able for Read/Write Function WE BW A BW B BW C BW D Read H X X X X W r i t e N o b y t e s w r i t t e n L HHHH Write Byte A – (DQ A an d DQP A ) L L HHH Write Byte B – (DQ B and DQP B )L H[...]

  • Seite 13

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 13 of 32 IEEE 1 149.1 Serial Boundary Scan (JT AG) The CY7C1471BV33, CY7C1473BV3 3, and CY7C1475BV33 incorporate a serial boundary scan test access port (T AP). This port operates in accordance with IEEE S tandard 1 149.1-1990 but does not have the set of functions re quire[...]

  • Seite 14

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 14 of 32 T AP Instruction Se t Overview Eight different instructions are possible with the three-b it instruction register . All combinations are listed in “Ide ntification Codes” on page 19. Three of these instructions are listed as RESERVED and m ust not be used. The [...]

  • Seite 15

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 15 of 32 T AP Controller St ate Diagram TES T-L O GIC RES ET RUN- TES T/ IDLE SE L E CT DR-S CA N SE L E CT IR -S CA N CA PTU RE -DR SH IFT -D R CA PTU R E -IR SH IFT -I R EX IT 1- DR PA U SE -D R EX IT1-IR PA U SE -I R EX IT 2- DR UP DATE- DR EX IT2-IR UP DATE- I R 1 1 1 0[...]

  • Seite 16

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 16 of 32 T AP Controller Blo ck Diagram By pas s Regi s ter 0 Ins t r uc t io n R egis te r 0 1 2 Id enti c a tion Regis ter 0 1 2 29 30 31 . . . Boun dary S c an Reg is ter 0 1 2 . . x . . . Se l e ct i o n Cir cuit r y TC K TM S TA P C O N TRO LL ER TDI TDO Se l e ct i[...]

  • Seite 17

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 17 of 32 3.3V T AP AC T est Conditions Input pulse levels ....................... .............. ............V SS to 3.3V Input rise and fall times ........... ........ ........... .............. ....... 1 ns Input timing reference levels ...... ................... ........[...]

  • Seite 18

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 18 of 32 TA P T i m i n g Figure 3. T AP Timing T AP AC Switchi ng Characteristics Over the Operatin g Range [10, 1 1] Parameter Description Min Max Unit Clock t TCYC TCK Clock Cycle T i me 50 ns t TF TCK Clock Frequency 20 MHz t TH TCK Clock HIGH time 20 ns t TL TCK Clock [...]

  • Seite 19

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 19 of 32 Identification Regi ster Definitions Instruction Field CY7C1471BV33 (2Mx36) CY7C1473BV33 (4Mx18) CY7C1475BV33 (1Mx72) Description Revision Number (31:29) 000 000 000 Describes the version number Device Depth (28:24) [12] 0101 1 0101 1 0101 1 Reserved for internal u[...]

  • Seite 20

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 20 of 32 Boundary Scan Exit Order (2M x 36) Bit # 165-Ball ID Bit # 165-Ball ID Bit # 165-Ball ID Bit # 165-Ball ID 1C 1 2 1 R 3 4 1 J 1 1 6 1 B 7 2 D1 22 P2 42 K10 62 B6 3 E1 23 R4 43 J10 63 A6 4D 2 2 4 P 6 4 4 H 1 1 6 4 B 5 5E 2 2 5 R 6 4 5 G 1 1 6 5 A 5 6F 1 2 6 R 8 4 6 [...]

  • Seite 21

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 21 of 32 Boundary Scan Exit Order (1M x 72) Bit # 209-Ball ID Bit # 209-Ball ID Bit # 209-Ball ID Bit # 209-Ball ID 1 A1 29 T1 57 U10 85 B1 1 2A 2 3 0 T 2 5 8 T 1 1 8 6 B 1 0 3B 1 3 1 U 1 5 9 T 1 0 8 7 A 1 1 4B 2 3 2 U 2 6 0 R 1 1 8 8 A 1 0 5 C1 33 V1 61 R10 89 A7 6C 2 3 4 [...]

  • Seite 22

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 22 of 32 Maximum Ratin gs Exceeding maximum ratings may impair the useful life of the device. These user guid elines are not tested. S torage T emperature .... ... ... ... .............. ... .. . –65 ° C to +150 ° C Ambient T emp erature with Power Applied .............[...]

  • Seite 23

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 23 of 32 Cap acit ance T ested initially and after any design or proc ess change that may affect these pa rameters. Parameter Description T est Co nditions 100 TQFP Package 165 FBGA Package 209 BGA Package Unit C ADDRESS Address Input Capacitance T A = 25 ° C, f = 1 MHz, V[...]

  • Seite 24

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 24 of 32 Switching Characteristics Over the Operating Range. Un less otherwi se noted in the following table, timing reference level is 1.5V when V DDQ = 3.3V and is 1.25V when V DD Q = 2.5V . T est conditions shown in (a) of AC T est Loads and Waveforms on p age 23 unl ess[...]

  • Seite 25

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 25 of 32 Switching W aveforms Figure 5 shows read-write timing waveform. [20, 21, 22] Figure 5. Read/Write Timing WR I T E D(A 1) 123456789 CLK t CY C t CL t CH 10 CE t CE H t CE S WE CE N t C ENH t CE N S BW X AD V/ L D t AH t AS AD D R E S S A1 A2 A3 A4 A5 A6 A7 t DH t DS[...]

  • Seite 26

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 26 of 32 Figure 6 shows NOP , ST ALL and DESELECT Cycles waveform. [20, 21, 23] Figure 6. NOP , ST AL L, and DESELECT Cycles Switching W aveforms (continued) READ Q(A3) 456 789 1 0 A3 A4 A5 D(A4) 123 CLK CE WE CEN BW [A:D] ADV/LD ADDRESS DQ C OMMAND WRITE D(A4) STALL WRITE [...]

  • Seite 27

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 27 of 32 Figure 7 shows ZZ Mode timing waveform. [24, 25] Figure 7. ZZ Mode Ti ming Switching W aveforms (continued) t ZZ I SUPPLY CLK ZZ t ZZR E C A LL IN PU TS ( e x ce pt ZZ) DO N’T CA R E I DDZ Z t ZZI t R ZZI Ou t p ut s (Q) Hig h- Z DES ELEC T or REA D O nly Notes 2[...]

  • Seite 28

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 28 of 32 Ordering Information Not all of the speed, package, and temperature ranges mentio ned here are avail able. Please contact your local sale s representative or visit www .cypress.com for actual produ cts of fe red. Speed (MHz) Ordering Code Package Diagram Part and P[...]

  • Seite 29

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 29 of 32 Package Diagrams Figure 8. 100 -Pin Thin Plastic Qu ad Flatpack (14 x 20 x 1.4 mm) NOTE: 1. JEDEC STD REF MS-026 2. BODY LENGTH DIMENSION DOES NOT INCLUDE MOLD PROTRUSION/END FLASH MOLD PROTRUSION/END FLASH SHALL NOT EXCEED 0.0098 in (0.25 mm) PER SIDE 3. DIMENSION[...]

  • Seite 30

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 30 of 32 Figure 9. 165-Ball FBGA (15 x 17 x 1.4 mm) Package Diagrams (continued) A 1 PIN 1 CORNER 17.00±0.10 15.00±0.10 7.00 1.00 Ø0.45±0.05(165X) Ø0.25 M C A B Ø0.05 M C B A 0.15(4X) 0.35 1.40 MAX. SEATING PLANE 0.53±0.05 0.25 C 0.15 C PIN 1 CORNER TOP VIEW BOTTOM V[...]

  • Seite 31

    CY7C1471BV33 CY7C1473BV33, CY7C1475BV33 Document #: 001-15029 Rev . *B Page 31 of 32 Figure 10. 209-Ball FBGA (14 x 22 x 1.76 mm) Package Diagrams (continued) 51-85167 ** [+] Feedback[...]

  • Seite 32

    Document #: 001-15029 Rev . *B Revised March 05, 2008 Page 32 of 32 NoBL and No Bus Latency are tradem arks of Cypress Semiconductor Corporation. ZBT is a trad emark of Integrated D evice T echno logy , Inc. All product and comp any names mentioned in th is document are the tr ad emarks of th eir respectiv e holders . CY7C1471BV33 CY7C1473BV33, CY7[...]